120 nhà nghiên cứu tham dự hội thảo quốc tế lần thứ 5 về thiết kế chip

(ICTPress) - Trong hai ngày 14 - 15/11/2014, 120 nhà nghiên cứu đến từ Nhật Bản, Cộng hòa Pháp, Malaysia, Việt Nam, Đài Loan, Hàn Quốc… đã tham dự Hội thảo quốc tế lần thứ 5 về Mạch tích hợp, Thiết kế và Kiểm chứng (ICDV) 2014.

ICDV 2014 là hội thảo quốc tế lần thứ 5 về mạch tích hợp, thiết bị điện tử, thiết kế và kiểm chứng do Đại học Công nghệ phối hợp với Hiệp hội kỹ sư điện tử, tin học và truyền thông của Nhật Bản (IEICE: The Institute of Electronics, Information and Communications Engineers) tổ chức.

ICDV lần đầu tiên năm 2010 được tổ chức lần đầu tiên tại TP. Hồ Chí Minh bởi Công ty Renesas Vietnam và IEICE. Hội thảo ICDV 2014 là diễn đàn quốc tế để các nhà khoa học trong và ngoài nước báo cáo, trao đổi, chia sẻ các kết quả, kinh nghiệm và hoạt động nghiên cứu liên quan đến thiết kế vi mạch (thiết kế chip) và các vấn đề liên quan đến công nghệ bán dẫn.

Hội thảo cũng nhằm thúc đẩy các hoạt động nghiên cứu và đào tạo nguồn nhân lực công nghệ điện tử, công nghiệp CNTT tại Việt Nam, tăng cường vị thế, quan hệ quốc tế của cộng đồng khoa học Việt Nam liên quan đến lĩnh vực thiết kế vi mạch và phát triển sản phẩm điện tử.

Hội thảo lần này có 30 báo cáo được trình bày, trong đó có 22 báo cáo toàn văn và 8 poster. Đặc biệt, có một bài báo cáo phiên toàn thể và 9 bài báo cáo mới. Các bài báo bao gồm các chủ đề về mạch số, analog và RF trong đó các kỹ thuật điện áp và chế độ nghỉ, thông tin di động…

GS. TS. Nguyễn Ngọc Bình, Chủ tịch Hội Vô tuyến Điện tử, Chủ tịch phân ban IEICE Việt Nam phát biểu chào mừng Hội thảo

Chào mừng Hội thảo, GS. TS. Nguyễn Ngọc Bình, Chủ tịch Hội Vô tuyến Điện tử, Chủ tịch phân ban IEICE Việt Nam cho biết mặc dù ICDV lần này chưa thể trao đổi hết tất cả các vấn đề nhưng sẽ là cơ hội để các nhà khoa học quốc tế trao đổi các ý tưởng nghiên cứu mới cũng như tạo lập mạng lưới giữa các nhà nghiên cứu, các sinh viên và thành viên của các cơ quan nghiên cứu thúc đẩy thiết kế chip, điện tử và ngành CNTT ở Việt Nam với sự hỗ trợ của IEICE.

TS. Diego Puschini trình bày báo cáo phiên toàn thể

Tại phiên toàn thể, TS. Diego Puschini, đến từ CEA-LETI, MINATEC, Cộng hòa Pháp đã trình bày bài báo cáo phiên toàn thể về quản lý nguồn trong mạch UTBB FD-SOI. Công nghệ UTBB FD-SOI mang lại những cơ hội và thách thức mới cho các nhà thiết kế vi mạch, hứa hẹn mang lại khả năng tiết kiệm nguồn và hiệu suất đáng kể. Bài trình bày đề cập đến kỹ thuật quản lý nguồn tận dụng ưu điểm của công nghệ Body Biasing mang lại, kết hợp với các kỹ thuật điện áp thích ứng (Adaptive Voltage) và Frequency Scaling. Mục tiêu của nghiên cứu là tận dụng chọn chế độ nguồn thông minh để tăng tổng tiết kiệm nguồn. Các kết quả đã được đo lường trong một VLIW DSP với thang đo dòng điện Body Biasing từ 0V lên ±2V kết hợp với cơ chế AVFS trong UTBB FD-SOI 28nm.

Nguyễn Quyên